Conception de transistors MOS haute tension en technologie CMOS 0,18 um sur substrat "silicium sur isolant" (SOI pour les nouvelles gégérations de circuits intégrés de puissance

Power integrated circuits combine on a same ship digital logic functions from CMOS circuits associated with power switches such as DMOS transistors. The demand for more and more complex applications requires finer lithography in order to increase the CMOS components density. The evolution of CMOS technology requires developing new DMOS components compatible with the power integrated circuits. This thesis focuses on the conception of high voltage LDMOS transistors (120V) compatible with a 0.18 µm CMOS process based on a "silicon on insulator" substrate. Several N and P channel LDMOS transistor designs were studied and optimised in terms of "breakdown voltage / specific on-state resistance" trade-off from finite element TCAD simulations. The performances of the structures were compared in terms of figure of merit Ron×Qg, which is the product between the on-state resistance and the gate charge, and in terms of safe operating area. The best STI-DLMOS and SJ-LDMOS (N-type) and R-PLDMOS (P-type) transistors exhibit static and dynamic performances comparable and sometime superior to those of the state-of-the-art power transistors. Different experimental measurements carried out on LDMOSFETs manufactured by ATMEL and compared with simulations, allowed to validate the simulation results performed in this thesis.Conception de transistors MOS haute tension en technologie CMOS 0,18 µm sur substrat "silicium sur isolant" (SOI) pour les nouvelles générations de circuits intégrés de puissance. Les circuits intégrés de puissance combinent dans une même puce des fonctions logiques digitales, obtenues par des circuits CMOS, associées à des interrupteurs de puissance de type transistors DMOS. La demande pour des applications de plus en plus complexes nécessite l'utilisation de lithographies plus fines pour augmenter la densité de composants CMOS. L'évolution des technologies CMOS oblige à développer des composants DMOS compatibles dans les circuits intégrés de puissance. Le travail de cette thèse se concentre sur la conception de transistors LDMOS haute tension (120 V) compatibles avec un procédé CMOS 0,18 µm sur substrat " silicium sur isolant " (SOI). Différentes architectures de transistors LDMOS à canal N et P ont été proposées et optimisées en termes de compromis " tenue en tension / résistance passante spécifique " à partir de simulations TCAD à éléments finis. Les performances de ces structures ont été comparées en termes de facteur de mérite Ron×Qg qui est le produit entre charge de grille et résistance passante spécifique, mais aussi en termes d'aire de sécurité. Les meilleurs transistors STI-LDMOS et SJ-LDMOS (à canal N) et R-PLDMOS (à canal P) affichent des performances statiques et dynamiques comparables voire parfois supérieures à celles des composants de puissance de la littérature. Différentes mesures effectuées sur les transistors LDMOS réalisés par ATMEL et comparées aux simulations ont permis de valider les simulations effectuées dans cette thèse